Çϵå¿þ¾î

ÀÎÅÚ, ³×Æ®¿öÅ© °¡¼ÓÈ­ À§ÇÑ 10³ª³ë ¾ÖÁú·º½º FPGA °ø°³

  • ¹Ú¼±Áß ±âÀÚ
    • ±â»ç
    • Å©°Ô
    • ÀÛ°Ô

    ÀÔ·Â : 2019-09-02 19:54:44

    ÀÎÅÚÀÌ ¾ÖÁú·º½º(Agilex, ÄÚµå¸í: ÆÈÄÜ ¸Þ»ç(Falcon Mesa)) FPGA (Field Programmable Gate Array)¸¦ Ãʱ⠾׼¼½º ÇÁ·Î±×·¥ °í°´¿¡°Ô ÃâÇÏÇϱ⠽ÃÀÛÇß´Ù. Ãʱ⠾׼¼½º ÇÁ·Î±×·¥ °í°´µéÀº ÄÝ·Î¶óµµ ¿£Áö´Ï¾î¸µ (Colorado Engineering Inc.), ¸¸Å¸·Î ³×Æ®¿÷½º (Mantaro Networks), ¸¶ÀÌÅ©·Î¼ÒÇÁÆ® (Microsoft) ±×¸®°í ½Ç¸®ÄÞ (Silicom)ÀÌ´Ù. ÇØ´ç °í°´µéÀº ¾ÖÁú·º½º FPGA¸¦ »ç¿ëÇÏ¿© ³×Æ®¿öÅ·, 5G ¹× °¡¼ÓÈ­µÈ µ¥ÀÌÅÍ ºÐ¼®À» À§ÇÑ °í±Þ ¼Ö·ç¼ÇÀ» °³¹ßÇÏ°í ÀÖ´Ù.

    ÀÎÅÚ ¾ÖÁú·º½º Á¦Ç°±ºÀº ÀÎÅÚÀÇ 10³ª³ë °øÁ¤À» ±â¹ÝÀ¸·Î ±¸ÃàµÈ 2¼¼´ë ÇÏÀÌÆÛÇ÷º½º FPGA Æк긯 (second-generation HyperFlex FPGA fabric)°ú ÀÎÅÚÀÇ °ËÁõµÈ ÀÓº£µðµå ¸ÖƼ-´ÙÀÌ ÀÎÅÍÄ¿³ØÆ® ºê¸´Áö(multi-die interconnect bridge, EMIB) ±â¼ú ±â¹ÝÀÇ À̱âÁ¾ 3D ½Ç¸®ÄÜ-ÀÎ-ÆÐÅ°Áö (silicon-in-package, SiP) ±â¼ú°ú ÇÔ²² ¿©·¯ Çõ½ÅÀûÀÎ ÀÎÅÚ ±â¼úÀ» °áÇÕÇÑ´Ù.

    ÀÌ·¯ÇÑ Ã·´Ü ±â¼ú Á¶ÇÕÀ» ÅëÇØ ¾Æ³¯·Î±×, ¸Þ¸ð¸®, ¸ÂÃãÇü ÄÄÇ»ÆÃ, ¸ÂÃãÇü ÀÔÃâ·Â ¹× ÀÎÅÚ eASIC µð¹ÙÀ̽º ŸÀÏÀ» FPGA Æк긯°ú ÇÔ²² ´ÜÀÏ ÆÐÅ°Áö·Î ÅëÇÕ ÇÒ ¼ö ÀÖ´Ù. ÀÎÅÚÀº °³¹ßÀÚ°¡ FPGA¿¡¼­ ±¸Á¶È­µÈ ASICÀ¸·Î ¼³°è¸¦ ¿øÈ°ÇÏ°Ô ¸¶À̱׷¹ÀÌ¼Ç ÇÒ ¼ö ÀÖµµ·Ï »ç¿ëÀÚ ÁöÁ¤ ·ÎÁ÷ ÄÁƼ´º¾öÀ» Á¦°øÇÑ´Ù.

    ÀÎÅÚ ¾ÖÁú·º½º FPGA´Â ¹Ì·¡ÀÇ ¼Ö·ç¼ÇÀ» °¡¼ÓÈ­Çϱâ À§ÇØ Çõ½ÅÀûÀÎ »õ·Î¿î ±â´ÉÀ» Á¦°øÇϸç, Çõ½ÅÀº ´ÙÀ½°ú °°´Ù.

    ÄÄǻƮ ÀͽºÇÁ·¹½º ¸µÅ©: ÇâÈÄ ÀÎÅÚ Á¦¿Â ½ºÄÉÀÏ·¯ºí ÇÁ·Î¼¼¼­ (Intel Xeon Scalable processors)¿ÍÀÇ Ä³½Ã ¹× ¸Þ¸ð¸® ÀÏ°ü¼º ÀÎÅÍÄ¿³ØÆ®ÀÎ CXL (Compute Express Link)À» Áö¿øÇÒ ¾÷°è ÃÖÃÊÀÇ FPGA´Ù.

    2¼¼´ë ÇÏÀÌÆÛÇ÷º½º ¾ÆÅ°ÅØó: ÀÎÅÚ ½ºÆ®¶óƽ½º 10 FPGA (Intel Stratix 10 FPGAs)¿¡ ºñÇØ ÃÖ´ë 40% ´õ ³ôÀº ¼º´É ¶Ç´Â ÃÖ´ë 40% ´õ ³·Àº ÃÑ Àü·ÂÀ» ±¸ÇöÇß´Ù.

    DSP Çõ½Å: ÃÖ´ë 40 Å׶óÇ÷ÓÀÇ µðÁöÅÐ ½ÅÈ£ ÇÁ·Î¼¼¼­ (DSP) ¼º´É(FP16)À¸·Î °­È­µÈ BFLOAT16À» À¯ÀÏÇÏ°Ô Áö¿øÇÑ´Ù.

    ÁÖº¯±â±â ÀÎÅÍÄ¿³ØÆ® ÀͽºÇÁ·¹½º (PCIe) Gen 5: PCIe Gen 4¿¡ ºñÇØ ´õ ³ôÀº ´ë¿ªÆøÀ» À§ÇÑ È®Àå ´É·ÂÀ» °®Ãè´Ù.

    µ¥ÀÌÅÍ ¼Û¼ö½Å ¼Óµµ: 400GE ÀÌ»óÀÇ °í¼Ó ³×Æ®¿öÅ· ¿ä±¸ »çÇ׿¡ ´ëÇØ ÃÖ´ë 112GbpsÀÇ µ¥ÀÌÅÍ ¼Óµµ¸¦ Áö¿øÇÑ´Ù.

    ÷´Ü ¸Þ¸ð¸®: Çö DDR4 ¹× ÇâÈÄ DDR5, HBM ¹× ÀÎÅÚ ¿ÉÅ×ÀÎ DC Æ۽ýºÅÏÆ® ¸Þ¸ð¸®¸¦ Áö¿øÇÑ´Ù.

    ÀÎÅÚ ¾ÖÁú·º½º FPGAÀÇ ¼³°è °³¹ßÀº ÀÎÅÚ ÄõÅͽº ÇÁ¶óÀÓ µðÀÚÀÎ ¼ÒÇÁÆ®¿þ¾î(Intel Quartus Prime Design Software)¸¦ ÅëÇØ ÀÌ¿ëÇÒ ¼ö ÀÖÀ¸¸ç, ÀÌ´Â ÀÎÅÚ FPGA, CPLD ¹× SoC¸¦ À§ÇÑ ÃÖ»óÀÇ ¼º´É°ú »ý»ê¼ºÀ» Á¦°øÇÑ´Ù.

    µ¥ÀÌÅÍ Áß½ÉÀÇ 5G ½Ã´ë¿¡´Â ³×Æ®¿öÅ© ´ë¿ªÆøÀº Áõ°¡ÇÏ°í Áö¿¬ ½Ã°£Àº ÁÙ¾îµé¾î¾ß ÇÑ´Ù. ÀÎÅÚ ¾ÖÁú·º½ºFPGA´Â ¼º´ÉÀ» Å©°Ô Çâ»ó½ÃÅ°°í °íÀ¯ÀÇ ÂªÀº Áö¿¬ ½Ã°£À¸·Î ÀÌ·¯ÇÑ °úÁ¦¸¦ ÇØ°áÇÏ´Â µ¥ ÇÊ¿äÇÑ À¯¿¬¼º°ú ¹Îø¼ºÀ» Á¦°øÇÑ´Ù.

    ¶ÇÇÑ À籸¼ºÀÌ °¡´ÉÇÏ°í Àü·Â ¼Òºñ¸¦ ÁÙÀÎ ÀÎÅÚ ¾ÖÁú·º½º FPGA´Â ¿§Áö¿Í Ŭ¶ó¿ìµå ¹× ³×Æ®¿öÅ© Àüü¿¡ °ÉÃÄ ¼öÇàµÇ´Â °¡¼ÓÈ­µÈ ÀΰøÁö´É (AI) ¹× ±âŸ ºÐ¼®À» ÅëÇØ ´õ¿í Áö´ÉÀûÀÌ°í ´õ ³ôÀº ´ë¿ªÆø ³×Æ®¿öÅ©¸¦ »ý¼ºÇÏ°í ½Ç½Ã°£À¸·Î ½ÇÇà °¡´ÉÇÑ ÅëÂû·ÂÀ» Àü´ÞÇÏ´Â °è»ê ¹× °í¼Ó ÀÎÅÍÆäÀ̽º ±â´ÉÀ» Á¦°øÇÑ´Ù.

    ÀÎÅÚ ¼ö¼® ºÎ»çÀå °â ³×Æ®¿öÅ· ¹× Ä¿½ºÅÒ ·ÎÁ÷ ±×·ìÀÇ ÃÑ°ý ¸Å´ÏÀúÀÎ ´í ¸Æ³ª¸¶¶ó(Dan McNamara)´Â “ÀÎÅÚ ¾ÖÁú·º½º FPGA Á¦Ç°±ºÀº ¾ÆÅ°ÅØó, ÆÐŰ¡, °øÁ¤ ±â¼ú, °³¹ßÀÚ Åø ¹× eASIC ±â¼ú·Î Àü·ÂÀ» Àý°¨ÇÏ´Â µî ±¤¹üÀ§ÇÑ ÀÎÅÚÀÇ ±â¼úÀÌ Áý¾àµÆ´Ù”¸ç, “ÀÌ·¯ÇÑ Å¹¿ùÇÑ ÀÚ»êÀº »õ·Î¿î ¼öÁØÀÇ À̱âÁ¾ ÄÄÇ»ÆÃ, ½Ã½ºÅÛ ÅëÇÕ ¹× ÇÁ·Î¼¼¼­ ¿¬°á¼ºÀ» Á¦°øÇϸç, °ð Ãâ½ÃµÉ ÄÄǻƮ ÀͽºÇÁ·¹½º ¸µÅ©(Compute Express Link)¸¦ ÅëÇØ ÀÎÅÚ Á¦¿Â ÇÁ·Î¼¼¼­¿¡ ij½Ã-ÀÏ°ü¼º ¹× ÀúÁö¿¬ ¿¬°á¼ºÀ» Á¦°øÇÏ´Â ÃÖÃÊÀÇ 10³ª³ë FPGA°¡ µÉ °Í”¶ó°í ¸»Çß´Ù.



    • ±â»çº¸³»±â
    • facebook
    • twitter
    • google
    • e-mail
  • Copyrights ¨Ï BetaNews.net