뉴스

[2020 VLSI 심포지아] 인텔, 지능형 엣지 및 에너지 효율성 높인 성능 연구 정보 공개

  • 박지우 기자
    • 기사
    • 크게
    • 작게

    입력 : 2020-06-16 18:33:58

    - “컴퓨팅의 미래: 데이터 트랜스포메이션은 어떻게 VLSI를 바꾸었는가”

    인텔이 2020 VLSI 기술 및 회로 심포지아에서 코어·엣지·엔드포인트로 점점 분산되는 데이터에 대응하는 컴퓨팅 연구와 기술적 전망을 발표한다고 16일 밝혔다.

    ⓒPixabay

    마이크 메이버리 인텔 CTO가 “컴퓨팅의 미래: 데이터 트랜스포메이션은 어떻게 VLSI를 바꾸었는가”를 주제로 총회 기조 연설을 진행한다. 이번 기조 연설에서는 컴퓨팅에 대해 하드웨어 및 프로그램 중심이 아니라 데이터 및 정보 중심으로 접근하는 것이 중요하다는 것을 강조할 예정이다.

    비벡 K. 드 인텔 랩 펠로우 및 회로 기술 연구 디렉터는 “분산된 엣지, 네트워크, 클라우드 인프라를 이동하는 엄청난 양의 데이터로 인해 데이터가 생성되는 곳과 가까운 곳에서 에너지 효율적이고 강력한 처리가 필요해졌다. 그러나 이는 대역폭, 메모리, 전력량에 의해 제한되는 경우가 많다”고 설명했다.

    이어서 “인텔 랩은 VLSI 심포지아에서 로보틱스, 증강현실, 머신 비전, 비디오 분석 등 다양한 응용 분야에 대한 가능성을 보여주는 보다 효율적인 연산에 이르는 몇 가지 새로운 접근 방식을 선보인다. 이 연구의 핵심은 앞으로 가장 큰 데이터 도전 과제인 데이터의 이동 및 연산에 대한 장벽을 해결하는데 초점을 맞추고 있다”고 말했다.

    인텔은 여러 편의 논문에서 증가하는 엣지 애플리케이션을 위한 엣지, 네트워크, 클라우드 시스템에 걸쳐 더 높은 수준의 인텔리전스와 에너지 효율적인 성능을 제공하는 새로운 기법에 대해 발표할 예정이다.

    2020 VLSI 심포지아에서 발표된 인텔 연구 논문은 다음과 같다. ▷ 미래의 컴퓨팅: 데이터 트랜스포메이션이 어떻게 VLSI를 바꾸었는가 ▷ 10 나노 CMOS에서 고성능 그래픽 및 AI 프로세서를 위한 낮은 클럭 전력 디지털 스탠다드 셀 IP ▷ 동적 전류 스티어링 기능을 갖춘 멀티 코어 SoC 용 RPDN(자율적 재구성 전력 공급 네트워크)

    ▷ 3D 모놀리식 이기종 통합으로 구현한 300mm Si(111) 상의 GaN 및 Si 트랜지스터 ▷ 10나노 핀펫(FinFET) CMOS에서 낮은 Vmin, 소음 저항성, 고밀도, 1R1W 8T-비트셀 SRAM을 위한 낮은 스윙 및 다중 칼럼 비트라인 기법

    ▷ 튜닝 가능한 높은 PSRR 및 고효율의 동적 전류 스티어링을 갖춘 듀얼 레일 하이브리드 아날로그 및 디지털 LDO ▷14나노 CMOS에서 435MHz, 600Kops/J의 시큐어(Secure) RSA-4K 공용 키 암호화를 위한 부채널 공격 방지 암호화 프로세서

    ▷ 안정성 인식 대립 챌린지(Challenge) 선택을 제공하는 14나노 CMOS에서 0.26% BER, 10^28 모델링 저항성 도전-반응 PUF ▷14나노 CMOS에서 산술적 대응책이 있는 비선형 디지털 로우-드롭아웃 레귤레이터를 이용한 6000배의 주파수-도메인 당 시간 누설 억제 부채널공격(SCA) 저항 AES 엔진

    ▷중금속 바이레이어 하단 전극을 이용한 SOT-MRAM과 STT 어시스트를 통한 10ns 필드 프리 SOT 스위칭의 CMOS 호환 프로세스 통합 ▷ 게이트 조절된 자체 충돌 쓰기 어시스트를 사용한 10 나노 SRAM 설계로 175mV VMIN을 줄이고 전력 오버헤드를 최소화 



    • 기사보내기
    • facebook
    • twitter
    • google
    • e-mail
  • Copyrights ⓒ BetaNews.net