입력 : 2010-01-21 17:06:11
자일링스와 반도체 파운드리 UMC는 버텍스-6 FPGA 제품군이 UMC의 고성능 40나노 로직 공정을 모두 통과했다고 발표했다. 버텍스-6 제품군의 양산 자격 획득은 40나노 대량 생산으로 전환된다는 것을 뜻한다.
자일링스의 CEO 모쉬 가브리엘로브(Moshe Gavrielov)는 "우리는 오랜 제조 파트너인 UMC의 꾸준한 이행을 높이 평가한다.”며 "자일링스와 UMC는 지금까지 함께 협력하여 업계를 선도하는 여러 세대의 FPGA 제품군을 내놓은 바 있다"고 말했다.
UMC의 CEO 스-웨이 쑨 박사 (Dr. Shih-Wei Sun)는 “40나노에서의 성공은 자일링스와 함께 출시한 성공적인 제품들의 전통을 잇고 있다.”며 “현재 버텍스-6 제품군의 완벽한 생산 준비는 자일링스에 대한 우리의 오랜 협력관계를 보여주는 것이다.”라고 말했다.
3세대 자일링스 ASMBL 아키텍처를 이용하여 구축된 버텍스-6 FPGA 제품군의 성능은 15% 더 향상되고 전력소비는 경쟁사의 40나노 FPGA 제품에 비해 15% 낮아졌다. 이 디바이스는 1.0v 코어 전압에서 작동하며 0.9v 저전력 옵션을 사용할 수 있다. 또한 ISE 디자인 수트 11이 제공하는 신세대 개발 툴과 시장을 선도하는 65나노 버텍스-5 FPGA 제품군에서 이미 사용 중인 방대한 IP 라이브러리의 지원을 받아 생산적인 개발과 디자인 마이그레이션을 확보하고 있다.
조기 고용, 제조를 위한 디자인 및 효과적인 테스트 매개 프로세스 등도 버텍스-6 제품군이 성공적으로 출시되는데 큰 역할을 했다. “자일링스와 UMC의 엔지니어링 팀은 이전 세대에서 긴밀히 협력하며 배웠던 것을 바탕으로 버텍스-5 제품군의 테이프 아웃(tape-out)부터 생산까지의 기간을 한 분기로 단축할 수 있었다”고 빈센트 통 부사장은 말했다.
UMC의 고급기술개발 부사장인 S.C. 치엔(S.C. Chien)씨는 “버텍스-6가 성공적으로 양산 자격을 획득한 것은 자일링스와 UMC 엔지니어들이 긴밀히 협력해 40나노 고성능 기술의 난제를 해결한 덕분이다”라며, “UMC는 디바이스 사양을 제품 요건에 맞추어 조정하고 안정적인 수율, 품질 강화를 위한 빠른 인포-턴(info-turn) 수단, 고속 진단 기법을 위해 DFM을 제공하는 등 자일링스와의 공동 노력에 상당히 많은 리소스를 투입했다. 오늘의 성과는 이러한 우리의 팀워크가 이루어낸 것이다.”라고 말했다.
UMC가 독자적으로 개발한 45/40나노 로직 공정은 12개의 주요 레이어에 대한 정교한 이머전 리소그래피(immersion lithography)를 이용한 것으로 초미세 접합(ultra-shallow junction), 임베디드 실리콘-게르마늄 및 모빌리티 강화(mobility enhancement)기법 및 초저k(ultra low-k) 유전체와 같은 최신 기술 향상을 구현하고 있다. 현재 다수의 고객이 UMC에 45/40나노 제품의 제조를 맡기고 있으며, 수 천 가지의 웨이퍼(wafers)가 이미 시판되어 있다.
버텍스-6 FPGA는 타깃 디자인 플랫폼을 위한 프로그래머블 실리콘의 토대로서, 통합 소프트웨어 및 하드웨어 부품을 제공하여 디자이너가 개발 주기의 시작과 함께 제품의 혁신성에 집중할 수 있도록 해준다. 버텍스-6 FPGA 제품군은 세 개의 도메인 최적화 FPGA 플랫폼으로 구성되어 있으며, 다양한 고객 애플리케이션에 맞추어 DSP 슬라이스, 메모리 블록 및 최대 11.2Gb/s 시리얼 트랜시버 등의 기능을 여러 가지로 조합하여 제공하고 있다. 현재 버텍스-6 제품군 기반의 디바이스9 개 중 6 개가 시판되고 있으며, 9개 모두가 대량 생산으로 시판되는 시기는 2010년 2분기 말로 예정되어 있다.
목록
위로